半導体検出器のアナログ信号伝送用フィルムケーブルの試作

稲葉 基 
筑波技術大学 産業技術学部 産業情報学科 

キーワード:高エネルギー物理学実験，電磁カロリーメータ，大面積半導体検出器，フィルムケーブル

加速器を用いて基本粒子や重イオンを加速し，その衝突反応を詳しく調べる高エネルギー物理学実験では，構造や動作原理，測定対象等が異なる数種類の検出器と高性能な電子回路を組み合わせて，包括的な実験データの収集をおこなっている。電磁カロリーメータは，衝突で生成された電子等のエネルギーを測定するための重要な検出器の1つで，吸収層と検出層を交互に並べた構造を持つものは，サンプリング型と呼ばれる。吸収層には，鉛板やタングステン合金板といった物質量が大きな非磁性金属板が適しており，検出層には，半導体検出器もしくはシンチレータと光センサーが使われる。
近年，直径6インチや8インチのシリコンウェハーから1枚板として切り出される四角形もしくは六角形の大面積半導体検出器が実用化され，それを敷き詰めることによって，薄くて不感領域が小さな検出層を構成することが可能になった。直径6インチのシリコンウェハーの場合，1cm2 前後の面積の検出セル(pn接合)を最多で百個近く作り込むことができる。
大面積半導体検出器の各検出セルから読み出した電荷量のデータを解析すると，電磁シャワーの発生・発展・収束の過程を3次元的に調べることができる。電荷量の最大値とその位置は，エネルギーが高くなるにつれて，それぞれ大きく深くなる。すなわち，吸収層と検出層の枚数を増やし，各検出セルから読み出す電荷量の範囲を拡大することは，エネルギー測定のダイナミックレンジを広げることにつながる。
現在，スイス・ジュネーブ近郊の欧州原子核研究機構(CERN)の大型ハドロン衝突型加速器(LHC)を用いたアリス実験(ALICE)のアップグレード計画として前方光子検出器(FoCal)の開発を進めており，広いダイナミックレンジと高いエネルギー分解能を両立するサンプリング型電磁カロリーメータの実現を目指している。検出器の構造としては，成分の94%以上がタングステンで厚さが 3.50mmの合金板と厚さが0.32mmの大面積半導体検出器だけを交互に並べることが理想的である。しかし，実際には，接着剤や重い合金板を支えるための機械部品に加えて，大面積半導体検出器の各検出セルとガードリングに逆バイアス電圧を印加し，アナログ信号を読み出して伝送するための電子回路やケーブル等が必要となる。
放射線耐性や磁場耐性を考慮しつつ，物質量を限界まで減らし，最小電離粒子(MIP)信号の測定が可能なS/N(信号対ノイズ比)を確保することが求められる。
本研究では，2層フレキシブル基板製造技術を活用して，電気特性が異なる4種類のフィルムケーブルを設計し，実際に配分された予算の都合上，そのうちの1種類のフィルムケーブルを試作して，専用のテストベンチで高電圧耐性等を評価した。
図1は，1cm2 の面積の検出セルを72個持った大面積半導体検出器を想定して設計した4種類のフィルムケーブルの1つの配線パターンで，各検出セルから信号読み出し電子回路の入力コネクタまでのアナログ信号線の長さができるだけ短くかつ線間が広くなるように設計した。

図 1 1つ目のフィルムケーブルの配線パターン
（図）

図2は，図1の配線パターンをもとに試作したフィルムケーブルの外観で，電子部品を実装する前の状態である。厚さは，コネクタ用補強板が入っているところで約0.23mmになっている。専用のテストベンチとして，30秒ごとに10ボルトずつ出力電圧を上げていく高電圧試験回路を製作し，フィルムケーブルの逆バイアス電圧印加用電極につないで電圧をかけていった結果，およそ3時間半後に4,350ボルトで絶縁破壊を起こした。

図 2 試作した1つ目のフィルムケーブルの外観
（図）

図3は，目視で確認できた放電痕である。信号読み出し回路と接続するためのコネクタの1番ピンがGNDになっており，その1番ピンと他の信号用ピンの間で放電したことが分かる。1度絶縁破壊を起こした後は高電圧耐性が低下し，
計10回の試験でばらつきがあるものの，2,620 ~ 3,180 ボルトで放電したが，いずれも設計値の1,200 ボルトを十分に上回っている。次に，電子部品をはんだ付けし，同様の高電圧耐性試験をおこなった。実装した部品は，1系統の逆バイアス電圧を分岐して各検出セルおよびガードリングに供給するための抵抗76個と逆バイアス電圧が印加された信号線から直流成分を遮断してアナログ信号を取り出すための高電圧コンデンサ72個，直流成分を遮断した後の信号線の電位をGNDに近づけるためのプルダウン抵抗72個，信号読み出し電子回路と接続するためのコネクタ1個である。1回目の絶縁破壊は1,420 ボルトで，それに続く計10回の試験では 1,380 ~ 1,520 ボルトまで耐えた。

図 3 高電圧耐性試験後に確認できた放電痕
（図）

図4は，2つ目のフィルムケーブルの配線パターンである。大面積半導体検出器を横方向に5枚並べてアナログ信号を伝送した場合に，1つ目のフィルムケーブルと比べてS/Nがどれだけ悪化するのかを調べる目的で設計した。図1と縮尺が異なるが，左側で大面積半導体検出器と接続し，右側に信号読み出し電子回路が来る。アナログ信号線の長さは，最長で62cmあり，1つ目のフィルムケーブルの10倍以上になるが，大きな高電圧コンデンサを信号読み出し電子回路側に配置したため，大面積半導体検出器と接続する部分の厚さを薄くすることが期待できる。

図 4 2つ目のフィルムケーブルの配線パターン
（図）

今後，新たな研究予算を申請し，図4の配線パターンを含めて，他の種類のフィルムケーブルを試作し，アナログ信号の伝送損失やS/N，クロストーク等を詳しく調べていきたいと考えている。

謝辞:本研究は，国立大学法人筑波技術大学「2019年度学長のリーダーシップによる教育研究等高度化推進事業，A競争的教育研究プロジェクト，2産業技術に関する研究」に応募し，申請金額の24.5%の助成を受けたものである。