高速信号波形読み出しによる高時間分解能飛行時間測定回路の開発

稲葉 基
筑波技術大学　産業技術学部　産業情報学科

キーワード：高エネルギー物理学実験，飛行時間測定器，信号読み出し電子回路，時間分解能

本研究では，「平成28年度の学長のリーダーシップによる筑波技術大学教育研究等高度化推進事業の競争的教育研究プロジェクト事業②産業技術に関する研究」として，高エネルギー物理学実験用飛行時間測定器（TOFTime-of-Flight detector）の信号読み出し電子回路の試作をおこなった。TOFは，ビームの衝突で生成された粒子がビームの衝突点からTOFの設置点まで飛ぶ時間を精密に測定することによってその粒子の同定等をおこなう検出器であり，シンチレータと高速応答光電子増倍管を用いたタイプ[1] やガスを充填させた絶縁平行平板タイプ[2] 等がある。ビームの衝突時刻を正確に知ることができない場合は，ビームの衝突点から異なる距離に複数の検出器を設置して飛行時間を調べる。TOF用信号読み出し電子回路は，2つの入力信号の時間差を精密に調べることに特化するが，2つの入力信号をそれぞれ波高弁別してパルス信号に変換し，定電流回路でコンデンサを充電して２つのパルス信号の時間差を電位差に変換する方式[3]と，入力信号をそのまま高速サンプリングしてデータ化し，そのデータから信号波形を再構築して，2つの信号がそれぞれしきい値を越えるタイミングの差を算出する方式に大別される。波高によって信号がしきい値を超えるタイミングが揺らぐことを補正するために，波高情報もしくは電荷情報を同時に収集する。本研究では，高速サンプリング方式の電子回路を試作した。高速サンプリング方式では，たくさんの信号チャンネルに対して毎秒109回を超えるサンプリングレートを必要とするがそれを実現可能な市販のADC（アナログ-ディジタル変換ICは選択肢が少なく，とても高価である。そこで，スイスのPSI研究所が開発した9信号チャンネルフルカスタムスイッチトキャパシタアレイのDRS4 ASIC [4]を使用した。DRS4は，毎秒7×108 ～ 5×109回のサンプリングレートで，1信号チャンネルあたり1024個のセルにアナログ入力信号を順番に書き込んでいき，その一部を2桁遅い速度で出力することができるため，ADCに要求されるサンプリングレートを下げることができるだけでなく，必要なADCの個数も減らすことが可能である。本研究では，学内の多層プリント基板開発設備を活用して，前段増幅回路，DRS4 ASIC，ADC IC，FPGA（プログラマブル論理デバイス），JTAGポート，コンフィギュレーションデバイス，クロック信号処理回路，トリガー信号処理回路，USBインターフェイス，LVDS規格のディジタル信号入出力ポート，温度管理回路，直流安定化電源回路等を搭載した電子回路の設計・試作をおこなった。FPGAのプログラムは，ハードウェア記述言語の1つであるVerilog HDLを用いて作成した。そして，TOF疑似信号発生回路等を組み込んだ専用のテストベンチを構築し，トリガー信号を印加すると，DRS4 ASICが高速サンプリングしたアナログ信号の一部を順番にADC ICに渡してディジタル化し，そのデータとトリガー信号情報をデータ収集用パソコンへ送る機能が設計通りに動いていることを確認した。また，データ収集用パソコン側では，受信データから信号波形を再構築して，2つの入力信号のタイミングの差をもとめることに成功した。DRS4 ASICを用いたTOF用信号読み出し電子回路を試作・評価するという本研究の目標は達成したが，サンプリングレートを上げていくにつれて消費電力が大きく増加したため，今後はそれぞれの実験条件に合わせて消費電力を最小限に抑えられるように制御プログラムの最適化を進めるとともに，宇宙線テストベンチもしくはビームテストで実際にTOFの信号を読み出して，これらの実験データを学会等で報告する予定である。

参照文献
[1] http://www.phenix.bnl.gov/WWW/tof/[2] http://phenix.vanderbilt.edu/tofw/[3] http://www.phenix.bnl.gov/WWW/tof/index.html[4] https://www.psi.ch/drs/drs-ch